DSP56857 datasheet(19/662 Pages) FREESCALE

19 / 662 page

Table of Contents, Rev. 4

xvii

Freescale Semiconductor

11-5

Sharing of a Slave by Multiple Masters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-10

11-6

Transmission Format (CPHA = 0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12

11-7

CPHA/SS Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12

11-8

Transmission Format (CPHA = 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-13

11-9

Transmission Start Delay (Master) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-15

11-10

SPRF/SPTE Interrupt Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16

11-11

Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-18

11-12

Clearing SPRF When OVRF Interrupt is Not Enabled . . . . . . . . . . . . . . . . . . . . 11-19

11-13

SPI Register Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21

11-18

SPI Interrupt Request Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-30

12-1

ESSI Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9

12-2

Normal Mode Transmit Timing (WL=8 Bit Words, DC = 1) . . . . . . . . . . . . . . . . . 12-11

12-3

Normal Mode Receive Timing (WL=8 bit words, DC=1) . . . . . . . . . . . . . . . . . . . 12-13

12-4

Network Mode Transmit Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-15

12-5

Network Mode Receive Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-17

12-6

Synchronous Mode Interrupt Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19

12-7

Network Mode Transmit Timing with Mask Register. . . . . . . . . . . . . . . . . . . . . . 12-20

12-8

Network Mode Receive Timing with Mask Register . . . . . . . . . . . . . . . . . . . . . . 12-22

12-9

Asynchronous (SYN=0) ESSI Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23

12-10

Synchronous ESSI Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24

12-11

ESSI Register Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25

12-15

Transmit Data Path (TSHFD = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-28

12-16

Transmit Data Path (TSHFD = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-29

12-18

Receive Data Path (RSHFD = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-30

12-19

Receive Data Path (RSHFD = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-30

12-21

Frame Sync Timing Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-36

12-33

ESSI Clocking (8-Bit Words, 3 Time Slots / Frame) . . . . . . . . . . . . . . . . . . . . . . 12-59

12-34

ESSI Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-60

12-35

ESSI Transmit Clock Generator Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 12-61

12-36

ESSI Transmit Frame Sync Generator Block Diagram . . . . . . . . . . . . . . . . . . . . 12-61

13-1

TMR Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4

13-2

Quadrature Incremental Position Encoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6

13-3

TMR Register Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-10

14-1

Time-of-Day Counter Operation Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4

14-2

TOD Register Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5

15-1

Bit-Slice View of GPIO Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-3

15-2

GPIO A Register Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-5

15-3

GPIO B Register Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-6

DSP56857 Fiches technique(PDF) 19 Page - Freescale Semiconductor, Inc

DSP56857 Fiches technique(HTML) 19 Page - Freescale Semiconductor, Inc

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Fiches technique Télécharger

Lien URL