D950-CORE datasheet(4/89 Pages) STMICROELECTRONICS

4 / 89 page

4/89

Table of Contents

7.4.2

I/O interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

7.4.3

Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

7.4.4

DMA Peripheral Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

7.5 EMULATION AND TEST UNIT (EMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

7.5.1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

7.5.2

Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

APPENDIX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

8.1 MEMORY MAPPING (Y-MEMORY SPACE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

8.1.1

General mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

8.1.2

Registers Related to the D950-CORE . . . . . . . . . . . . . . . . . . . . . . . . . . 87

8.1.3

Registers related to the interrupt controller . . . . . . . . . . . . . . . . . . . . . . . 87

8.1.4

Registers related to the DMA controller . . . . . . . . . . . . . . . . . . . . . . . . . 88

8.1.5

Registers related to the Bus Switch Unit . . . . . . . . . . . . . . . . . . . . . . . . 88

D950-CORE Fiches technique(PDF) 4 Page - STMicroelectronics