Moteur de recherche de fiches techniques de composants électroniques
  French  ▼
ALLDATASHEET.FR

X  

Preview PDF HTML

AD9888/PCB Fiches technique(PDF) 12 Page - Analog Devices

No de pièce AD9888/PCB
Description  100/140/170/205 MSPS Analog Flat Panel Interface
PDF  32 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
Fabricant  AD [Analog Devices]
Site Internet  http://www.analog.com
Logo AD - Analog Devices

AD9888/PCB Fiches technique(HTML) 12 Page - Analog Devices

Back Button AD9888/PCB Datasheet HTML 8Page - Analog Devices AD9888/PCB Datasheet HTML 9Page - Analog Devices AD9888/PCB Datasheet HTML 10Page - Analog Devices AD9888/PCB Datasheet HTML 11Page - Analog Devices AD9888/PCB Datasheet HTML 12Page - Analog Devices AD9888/PCB Datasheet HTML 13Page - Analog Devices AD9888/PCB Datasheet HTML 14Page - Analog Devices AD9888/PCB Datasheet HTML 15Page - Analog Devices AD9888/PCB Datasheet HTML 16Page - Analog Devices Next Button
Zoom Inzoom in Zoom Outzoom out
 12 / 32 page
background image
REV. A
AD9888
–12–
4. The 5-Bit Phase Adjust Register. The phase of the generated
sampling clock may be shifted to locate an optimum sampling
point within a clock cycle. The Phase Adjust Register provides
32 phase-shift steps of 11.25
° each. The Hsync signal with an
identical phase shift is available through the HSOUT pin.
Phase adjustment is still available if the pixel clock is being
provided externally.
The COAST pin is used to allow the PLL to continue to run
at the same frequency, in the absence of the incoming Hsync
signal. This may be used during the vertical sync period, or
any other time that the Hsync signal is unavailable. The polarity
of the COAST signal may be set through the COAST
Polarity Register. Also, the polarity of the Hsync signal may be
set through the Hsync Polarity Register.
Alternate Pixel Sampling Mode
A Logic 1 input on Clock Invert (CKINV, Pin 29) inverts the
nominal ADC clock. CKINV can be switched between frames
to implement the alternate pixel sampling mode. This allows
higher effective image resolution to be achieved at lower pixel
rates but with lower frame rates.
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
OEOEOEOEOEO
E
Figure 7. Odd and Even Pixels in a Frame
On one frame, only even pixels are digitized. On the subsequent
frame, odd pixels are sampled. By reconstructing the entire frame
in the graphics controller, a complete image can be reconstructed.
This is similar to the interlacing process that is employed in
broadcast television systems, but the interlacing is vertical
instead of horizontal. The frame data is still presented to the
display at the full desired refresh rate (usually 60 Hz) so there
are no flicker artifacts added.
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
O1 E1 O1 E1 O1 E1 O1 E1 O1 E1 O1 E1
Figure 8. Odd Pixels from Frame 1
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
O2 E2 O2 E2 O2 E2 O2 E2 O2 E2 O2 E2
Figure 9. Even Pixels from Frame 2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
Figure 10. Combined Frame Output from Graphics
Controller
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
Figure 11. Subsequent Frame from Controller



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32


Fiches technique Télécharger

Go To PDF Page


Lien URL



ALLDATASHEET vous a-t-il été utile ?  [ DONATE ] 

À propos de Alldatasheet   |   Publicité   |   Contactez-nous   |   Politique de confidentialité   |   Lien vers la fiche technique    |   Echange de liens   |   Fabricants
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com