 |
Moteur de recherche de fiches techniques de composants électroniques |
|
|
Moteur de recherche de fiches techniques de composants électroniques |
|
TNETX3100PGC Fiches technique(PDF) 4 Page - Texas Instruments |
|
|
|||||||||||||||||||||||||||||
TNETX3100PGC Fiches technique(HTML) 4 Page - Texas Instruments |
|
|
4 / 80 page  Terminal Functions 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-/100-Mbit/s MAC Interface 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Interface 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EAM Interface 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO and Statistics Interface 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . EEPROM Interface 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . LED Activity Interface 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . JTAG Interface 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Miscellaneous Functions 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Power Interface 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Summary of Signal Terminals by Signal Group Function 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-/100-Mbit/s MAC Interfaces (Ports 00–09) 13 . . . . . . . . . . . . . . Data Reception 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Receive Arbitration 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Receive Control 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . TNETX3100 MXXDUPLEX Terminals 13 . . . . . . . . . . . . . . . . . . . . . Flow Control 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Giant (Long) Frames 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Short Frames 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . RX Filtering of No-Cut-Through Frames 14 . . . . . . . . . . . . . . . . . . . Data Transmission 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transmit Control 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transmit Pacing 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Interframe Gap Enforcement 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Backoff 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100-Mbit/s MAC Interfaces (Port 00) 15 . . . . . . . . . . . . . . . . . . . . . . Uplink TX Pretagging 16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink RX Pretagging 17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Using TX Pretagging and RX Posttagging 17 . . . . . . . . . . . . . . . . . Uplink RX Posttagging 17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uplink Frame RX Routing Via Posttagging 18 . . . . . . . . . . . . . . . . 100-Mbit/s MAC Interfaces (Port 01) 18 . . . . . . . . . . . . . . . . . . . . . . DRAM and EAM Interfaces 19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Flag Byte 20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Unmatched Frames 22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VLAN Support 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO Interface 23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Remote Hardware Reset 24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . TNETX3100 Condensed DIO Memory Map 24 . . . . . . . . . . . . . . . Address Registers 26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Address Register Description 26 . . . . . . . . . . . . . . . . . . . . . . . . . . . Secured Address 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO Access to Address Registers 27 . . . . . . . . . . . . . . . . . . . . . . . Port-N Control Register 28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port-N Status Register 29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Revision Register 30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . SIO/XCTRL Register 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Device Code Register 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transmit Queue-Length Registers 32 . . . . . . . . . . . . . . . . . . . . . . . Port VLAN Registers 32 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Free Queue-Length Register 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Feature-Configuration Register 33 . . . . . . . . . . . . . . . . . . . . . . . . . . LED Control Register 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . RAM Size Register 35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . System Control Register 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Data Register 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Flag Register 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Address Register 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DRAM Test-Access Operation 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO Interface (Continued) DIATST Register 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . PACTST Register 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Address Registers 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Address Register Description 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port-N Statistics 41 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Port-N RX Overruns and Collisions 41 . . . . . . . . . . . . . . . . . . . . . . . . DIO Access to Counter Statistics 42 . . . . . . . . . . . . . . . . . . . . . . . . . Clearing Statistics Counter Memory 42 . . . . . . . . . . . . . . . . . . . . . . . Queue Structures Address Map 42 . . . . . . . . . . . . . . . . . . . . . . . . . . EEPROM Interface 42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EEPROM Auto-Configuration From an External x24C02 EEPROM 43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . LED Interface 45 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . LED Functions in Shift-Register Order 46 . . . . . . . . . . . . . . . . . . . . . Lamp Test 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . JTAG Interface 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . External Pullup Resistors 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Supported JTAG Instructions 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Manufacturing Test Features 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Primary Test Access: DIO Testing 47 . . . . . . . . . . . . . . . . . . . . . . . . . Secondary Test Access 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . FIFO RAM Test Access 48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Structure (Statistics) RAM Test Access 48 . . . . . . . . . . . . . . . . . . . . Internal Frame-Wrap Test Mode 48 . . . . . . . . . . . . . . . . . . . . . . . . . . External Frame-Wrap Test Mode 49 . . . . . . . . . . . . . . . . . . . . . . . . . . Internal and External Frame-Wrap Example 50 . . . . . . . . . . . . . . . . Tertiary Test Access 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . External DRAM Test Access 51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Glossary 52 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Absolute Maximum Ratings 56 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Recommended Operating Conditions 57 . . . . . . . . . . . . . . . . . . . . . Electrical Characteristics 57 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Parameter Measurement Information 58 . . . . . . . . . . . . . . . . . . . . . . Timing Requirements – DRAM Read Cycle 59 . . . . . . . . . . . . . . . . Operating Characteristics – DRAM Read Cycle 59 . . . . . . . . . . . . Timing Requirements – DRAM Write Cycle 61 . . . . . . . . . . . . . . . . Operating Characteristics – DRAM Write Cycle 61 . . . . . . . . . . . . Timing Requirements – DRAM CAS Before RAS 63 . . . . . . . . . . . Operating Characteristics – DRAM CAS Before RAS 63 . . . . . . . Timing Requirements – DRAM Burst Write Cycle 65 . . . . . . . . . . . Operating Characteristics – DRAM Burst Write Cycle 65 . . . . . . . Timing Requirements – DRAM Burst Read Cycle 67 . . . . . . . . . . . Operating Characteristics – DRAM Burst Read Cycle 67 . . . . . . . DIO Write Cycle 69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Timing Requirements 69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Operating Characteristics 69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . DIO Read Cycle 70 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Timing Requirements 70 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Operating Characteristics 70 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Timing Requirements – EAM Interface 71 . . . . . . . . . . . . . . . . . . . . LED Interface Timing 71 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Operating Characteristics – EEPROM Interface 72 . . . . . . . . . . . . Timing Requirements – MII Receive 100 Mbit/s 73 . . . . . . . . . . . . . Operating Characteristics – MII Transmit 100 Mbit/s 74 . . . . . . . . Timing Requirements – MII Receive 10 Mbit/s 75 . . . . . . . . . . . . . . Operating Characteristics – MII Transmit 10 Mbit/s 75 . . . . . . . . . Timing Requirements – Power-On Reset 76 . . . . . . . . . . . . . . . . . . Timing Requirements – RESET Timing 77 . . . . . . . . . . . . . . . . . . . . Mechanical Data 78 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Table of Contents TNETX3100 ThunderSWITCH™ 10-PORT 10-/100-MBIT/S ETHERNET™ SWITCH SPWS031D – JUNE 1997 – REVISED OCTOBER 1997 4 POST OFFICE BOX 655303 • DALLAS, TEXAS 75265 |
|
Lien URL |
| ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Lien vers la fiche technique | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
French ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
