| Moteur de recherche de fiches techniques de composants électroniques |
|
S12SCIV3/D Fiches technique(PDF) 2 Page - NXP Semiconductors |
|
|
|||||||||||||||||||||||||||||
S12SCIV3/D Fiches technique(HTML) 2 Page - NXP Semiconductors |
|
2 / 98 page ![]() DOCUMENT NUMBER MC9S12KG128 Revision History Version Number Revision Date Author Description of Changes 01.00 16.JUL.02 Roberto Frontera Original Version 01,01 22 NOV 02 Daniel Yu Change load cap value on VDD and VDDPLL. Correct expanded bus timing from 20MHz to 25 MHz Freescale Semiconductor, Inc. For More Information On This Product, Go to: www.freescale.com |
|
Lien URL |
| ALLDATASHEET vous a-t-il été utile ? [ DONATE ] |
À propos de Alldatasheet | Publicité | Contactez-nous | Politique de confidentialité | Lien vers la fiche technique | Echange de liens | Fabricants All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |